Investigação de Algoritmos e Desenvolvimento Arquitetural para a Estimação de Movimento em Compressão de Vídeo Digital
Marcelo Porto, Luciano Agostini
Universidade Federal de Pelotas (UFPel) – DInfo Grupo de Arquiteturas e Circuitos Integrados (GACI) Pelotas, Brasil, Caixa Postal 354 – CEP. 96010-900 (porto, agostini)@ufpel.edu.br e Sergio Bampi Universidade Federal do Rio Grande do Sul (UFRGS) - II Grupo de Microeletrônica (GME) Porto Alegre, Brasil bampi@inf.ufrgs.br |
This work investigates some motion estimation algorithms for video compression and it presents results from software implementations for the investigated algorithms. These results were used to define the motion estimation architecture presented in this paper. The designed architecture uses the 4:1 Pel Decimation algorithm with SAD, in blocks with 16x16 samples. The search area was defined as 64x64 samples. The synthesis results show that this architecture is able to processes more than 60 SDTV frames (720 x 480 pixels) per second. This result shows that the designed architecture is able to compress SDTV videos in real time.
|
| Keywords: Motion Estimation, Video Compression, VHDL design. |
Este trabalho investiga algoritmos para a estimação de movimento em compressão de vídeo e apresenta resultados de implementações em software para estes algoritmos. Estes resultados serviram de base para o desenvolvimento da arquitetura para a estimação de movimento que está apresentada neste artigo. A arquitetura desenvolvida utiliza o algoritmo de busca Pel Decimantion 4:1 com SAD, sobre blocos de 16x16 amostras. A área de busca foi definida em 64x64 amostras. Os resultados de síntese indicam que a arquitetura é capaz de processar mais de 60 quadros SDTV (720 x 480 pixels) em um segundo. Este resultado indica que a arquitetura desenvolvida é capaz de comprimir vídeos SDTV em tempo real.
|
| Palavras claves: Estimação de movimento, Compressão de vídeo, Projeto VHDL. |
 |
 |